高速DDA模块AD9280 AD9708

一、产品简介

本产品是一个中频收发机模块，板载AD9280、AD9708和SI5351芯片组成了一个完整的低相噪中频采样收发模块，并提供基于ZYNQ实现的，完整的具有位同步信号恢复的《ASK调制解调》例程。

• 使用单独PLL芯片提供低相位噪声的采样时钟（时钟抖动<100ps）
• ADC、DAC、PLL均独立供电
• ADC具有8位分辨率，32MHz采样率，IF欠采样至135 MHz
• DAC具有8位分辨率，125MHz采样率

二、典型应用场景

• 软件无线电中频信号收发
• 无线通信
• 数传收发信机
• 频谱测量
• 信号生成等

三、产品概述

本产品采用4层板设计，具有完整的地层，ADC使用AD9280，DAC使用AD9708，PLL使用SI5351，同时PCB将AD/DA未使用的引脚引出，用以支持同家族系列的位数更高的AD/DA芯片。整个模块由三个独立的低噪声LDO为ADC、DAC以及PLL分别供电且采样时钟由SI5351提供，以实现极低的相噪，保证本产品整体具有较高的噪声性能。同时留出一路时钟引出到连接器，为FPGA提供同步时钟。本产品可作为SDR基带板的AD/DA子模块，实现数字收发信机的模块化。

四、产品参数

1. 供电：5V，3.3V(数据口参考电压，如用其他电压请参考原理图和芯片手册)
2. 功耗：<260mW
3. 采样时钟抖动：<100ps
4. 输入输出幅值：1Vp-p（典型）
5. 射频接口：SMA
6. 连接器：2.54mm 2*20双排座（兼容正点原子的FPGA开发板，可直连接）

注：连接器的方焊盘为1脚，1脚对侧为2脚

连接器接口描述

五、使用说明

• 使用时将模块插入与其兼容的FPGA开发板或自行设计的基带板，注意供电电压、电流以及接口电平符合本产品要求即可使用。
• 切记输入输出不可远超量程，输出不可接信号源，以免损坏模块，默认模块输入输出口的TVS管不焊接，如有需要可详见原理图或自行选取。

六、备注

1. 本产品支持正点原子的所有FPGA开发板（截至发布前，校对了ZYNQ系列和Altera系列的扩展接口）。
2. 本产品制作成本约150元（不包括外壳结构，视手头现有器件材料所定，主要成本由AD、DA芯片决定）。
3. 本产品提供一个基于正点原子ZYNQ7020开发板的在Vivado2018.3中开发的 《ASK调制解调》 例程。
4. 本产品有计划设计带隔离腔体的铝合金外壳，形成最终完整的带有完整外壳的模块产品，敬请关注本账号的更新，更新内容将免费提供。
5. BOM中标注NC的为不贴的元件，R23 R24 R25 R26 R27 R28 为预留的pi衰，可根据需要选择合适的值调整，D1、D2为输入钳位二极管，调整输入量程小于0.3V一下可以可焊接HSMS-2813,默认量程需选择低结电容的射频双向TVS管，本人手中没有现成器件选择不焊。

七、测试视频

本视频演示了在正点原子zynq7020开发板上运行本产品提供的ASK调制解调例程，用纯FPGA实现了ASK调制解调以及解调后进行位同步时钟和判决门限的恢复，最终输出发送的原始bit流的过程。